QUARTUS
Quartus II是Altera公司推出的CPLD/F[GA开发工具，Quartus II提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括：
1)可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件；
2)芯片（电路）平面布局连线编辑；
3)LogicLock增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块；
4)功能强大的逻辑综合工具；
5) 完备的电路功能仿真与时序逻辑仿真工具；
6)定时/时序分析与关键路径延时分析；
7)可使用SignalTap II逻辑分析工具进行嵌入式的逻辑分析；
8) 支持软件源文件的添加和创建，并将它们链接起来生成编程文件；
10)使用组合编译方式可一次完成整体设计流程；
11)自动定位编译错误；
12)高效的期间编程与验证工具；
13)可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件；
14)能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。
1)可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件；
2)芯片（电路）平面布局连线编辑；
3)LogicLock增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块；
4)功能强大的逻辑综合工具；
5) 完备的电路功能仿真与时序逻辑仿真工具；
6)定时/时序分析与关键路径延时分析；
7)可使用SignalTap II逻辑分析工具进行嵌入式的逻辑分析；
8) 支持软件源文件的添加和创建，并将它们链接起来生成编程文件；
10)使用组合编译方式可一次完成整体设计流程；
11)自动定位编译错误；
12)高效的期间编程与验证工具；
13)可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件；
14)能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。
将本文加入收藏夹
新闻详情
