LPC2000
嵌入式处理器是嵌入式系统硬件最核心的部分，飞利浦推出十余款基于 ARM7 的高性能低功耗LPC2000系列微控制器，来满足不断增长的嵌入式市场需求。LPC2000系列微处理器工作频率为60MHz，采用基于ARMTDMI内核的32位RISC。LPC2000的外设接口非常丰富，包括UART、SPI、I2C、CAN、ADC、 PWM、RTC等。
这一系列微控制器LPC2114/2124/2119/2129/2194、LPC2210/2212/2214、LPC2290 /2292/2294借助片上存储器加载模块实现了“零等待访问”高速闪存功能，提高了指令执行的效率。在高性能低功耗的基础上提供了增强的通信功能和片上代码保护机制。由于内置了宽范围的串行通信接口，它们也非常适用于通信网关、协议转换器、嵌入式软调制解调器等。6通道的PWM更能用于复杂的马达控制应用。
LPC2000系列微控制器能够实现零等待访问的高速闪存，这主要归功于片上的存储器加速模块。图2为存储器加速模块的结构框图。128位宽度的闪存阵列通过单独的局部总线与处理器接口，每周期可为ARM内核提供四条32位指令。这使得MCU无需经过等待状态就可直接从闪存上执行指令，从而消除了一般闪存读取时的等待时间。为了解决指令序列的变化，指令和数据的不同处理带来的等待时间，模块内部实现了预取缓冲器、避免数据读/写打乱地址序列的数据旁路和跳转跟踪缓冲器三个功能块的联合工作，并用两组128位宽度的存储器来进行并行访问，消除延时。
存储器加速模块的作用取决于系统时钟的大小。LPC2000系列片上闪存的访问时间为50nS，对于系统时钟不高于20MHZ的应用，在1个周期内就可将闪存的内容读出，此时没必要使用存储器加速模块。时钟频率越高，当直接执行闪存中的代码时，系统性能受影响越大，此时使能存储器加速模块，可以得到接近4倍速度的加速，真正实现零等待高速闪存。由于LPC2000可直接从闪存执行指令，无需引导期间将代码传送到SRAM，这不仅省掉了耗时又耗能的系统启动步骤，还节省了昂贵的SRAM。
对片内闪存的编程可通过几种方法来实现：通过内置的串行JTAG 接口，通过串口进行在系统编程（ISP），或通过在应用编程（IAP）。
矢量中断控制器
LPC2000系列的矢量中断控制器可以支持最多32个中断请求，可根据需要将其编程分为3 类：FIQ、矢量IRQ 和非矢量IRQ。快速中断请求（FIQ）要求具有最高优先级。矢量IRQ 具有中等优先级。该级别可分配32个请求中的16个。非矢量IRQ 的优先级最低。这种可编程分配机制意味着不同外设的中断优先级可以动态分配并调整。对于任意矢量中断，一旦发出请求，CPU可在一个周期内过读取VIC并跳转到相应的中断服务程序的入口地址，这将中断延时降低到最小。
这一系列微控制器LPC2114/2124/2119/2129/2194、LPC2210/2212/2214、LPC2290 /2292/2294借助片上存储器加载模块实现了“零等待访问”高速闪存功能，提高了指令执行的效率。在高性能低功耗的基础上提供了增强的通信功能和片上代码保护机制。由于内置了宽范围的串行通信接口，它们也非常适用于通信网关、协议转换器、嵌入式软调制解调器等。6通道的PWM更能用于复杂的马达控制应用。
LPC2000系列微控制器能够实现零等待访问的高速闪存，这主要归功于片上的存储器加速模块。图2为存储器加速模块的结构框图。128位宽度的闪存阵列通过单独的局部总线与处理器接口，每周期可为ARM内核提供四条32位指令。这使得MCU无需经过等待状态就可直接从闪存上执行指令，从而消除了一般闪存读取时的等待时间。为了解决指令序列的变化，指令和数据的不同处理带来的等待时间，模块内部实现了预取缓冲器、避免数据读/写打乱地址序列的数据旁路和跳转跟踪缓冲器三个功能块的联合工作，并用两组128位宽度的存储器来进行并行访问，消除延时。
存储器加速模块的作用取决于系统时钟的大小。LPC2000系列片上闪存的访问时间为50nS，对于系统时钟不高于20MHZ的应用，在1个周期内就可将闪存的内容读出，此时没必要使用存储器加速模块。时钟频率越高，当直接执行闪存中的代码时，系统性能受影响越大，此时使能存储器加速模块，可以得到接近4倍速度的加速，真正实现零等待高速闪存。由于LPC2000可直接从闪存执行指令，无需引导期间将代码传送到SRAM，这不仅省掉了耗时又耗能的系统启动步骤，还节省了昂贵的SRAM。
对片内闪存的编程可通过几种方法来实现：通过内置的串行JTAG 接口，通过串口进行在系统编程（ISP），或通过在应用编程（IAP）。
矢量中断控制器
LPC2000系列的矢量中断控制器可以支持最多32个中断请求，可根据需要将其编程分为3 类：FIQ、矢量IRQ 和非矢量IRQ。快速中断请求（FIQ）要求具有最高优先级。矢量IRQ 具有中等优先级。该级别可分配32个请求中的16个。非矢量IRQ 的优先级最低。这种可编程分配机制意味着不同外设的中断优先级可以动态分配并调整。对于任意矢量中断，一旦发出请求，CPU可在一个周期内过读取VIC并跳转到相应的中断服务程序的入口地址，这将中断延时降低到最小。
将本文加入收藏夹
新闻详情
